レイアウト設計造句

• 詳細な設計段階でも，詳細フロアプランを中心に論理とレイアウト設計が同時並行的に行われる．
  即使在详细的设计阶段，以详细的层次设计为中心的理论和电路图设计也要同时同步完成。
• 遅延の調整はセル設計段階で行うものと，論理設計?レイアウト設計段階で行うものとに分けて考えることができる．
  延迟的调整分为单元格设计阶段进行与逻辑设计?列队设计阶段进行两种。
• ３章では設計対象の低消費電力ＤＭＦの仕様と，レイアウト設計を含めた具体的な設計内容を述べる．
  在第３章中，将叙述设计对象的低消费电力ＤＭＦ的样式，包含布局设计的集体设计内容。
• これにより，ユーザはレイアウト設計のためのオーサリング操作の感覚で，データ抽出？再構成操作を指定することが可能となる．
  由此，用户就可以用版式设计的编辑操作的感觉来指定数据的提取和重组操作。
• これにより寄生インダクタンスの影響を抑えたレイアウト設計が可能となり，ポストレイアウトの修正を削減することができる．
  由此抑制了寄生感应系数的影响的配置设计的实现成为可能，也可以实现对位置配置修正的减少。
• レイアウト設計規則（以下，設計規則と呼ぶ）は，各レイヤの図形の最小幅，最小間隔や，あるレイヤの図形と別のレイヤの図形との重なりなどを定めているものである．
  列队的设计规则（以下，称设计规则）决定各层间的图形的最小幅，最小间隔，某层的图形与其他层的图形的重叠等。
• 配線構造は，配線膜厚や層間の絶縁体厚等，配線プロセスにより決まる断面構造と，レイアウト設計により決まる配線幅，配線間隔，配線長等からなる．
  配线构造的组成部分有：配线膜厚，层与层之间的绝缘体厚，以及由配线程序决定的断面构造，由配置设计决定的配线宽度、配线间隔、配线长度等。
• その結果，論理設計，レイアウト設計とタイミング設計を疎連携の作業ループで個々に最適化する従来の手法では，短時間でのタイミング設計の収束が困難になった．
  结果，利用以往的将理论设计、布局设计和时钟设计在关系不紧密的操作圈里各自实现优化的做法，已经无法在短时间内实现时钟设计的收敛。
• 大規模な集積回路を設計するには，レイアウト設計の自動化が不可欠であるが，３―Ｄ　ＶＬＳＩのレイアウト設計における配置５）に関しては，まだほとんど研究されていない．
  设计大规模的集成电路时，布局设计的自动化必不可少，但关于３―Ｄ　ＶＬＳＩ布局设计中的配置５），基本上没有开展过研究。
• 大規模な集積回路を設計するには，レイアウト設計の自動化が不可欠であるが，３―Ｄ　ＶＬＳＩのレイアウト設計における配置５）に関しては，まだほとんど研究されていない．
  设计大规模的集成电路时，布局设计的自动化必不可少，但关于３―Ｄ　ＶＬＳＩ布局设计中的配置５），基本上没有开展过研究。
• Ｓｔｅｐ　５：チェックリストのレイアウト設計（１）チェック項目以外のチェックリスト記載項目いわゆるチェック項目以外に，診断作業上必要な事項をチェックリスト上に記入可能にしておく必要がある．
  Ｓｔｅｐ　５：核查表格的版面设计设计（１）核查项目以外的核查表格记载项目或者核查项目以外，有必要把诊断工作上必要的项目，载入核查表格。
• 本章では，隣接配線の影響が増大するディープサブミクロンプロセスに対応した新しい配線容量抽出手法を提案する．本手法はレイアウト設計終了後に各配線の配線容量を高速かつ高精度に見積もることを目的としている．
  在本章中提议了用于对邻接布线的影响在增大的深亚微米工艺的新电容提取方法。该方法的目的为在布局设计结束后快速且高精度地估算各布线的电容。
• １０００ゲート程度のＬＳＩ設計では，設計者がＬＳＩ全体の論理回路とレイアウト設計との関係を比較的細部にわたって把握できたため，タイミングエラーの原因究明と最適な設計処置が比較的短時間で行えた．
  １０００闸门左右的ＬＳＩ设计中，因为设计者能够比较细致地把握ＬＳＩ整体的理论线路和布局设计，因此能够在较短的时间内查明同步错误的原因以及找到最适合的解决办法。
• その結果，自動設計による最適化だけでは，設計者の要求性能を満たすことが難しくなったため，設計者と計算機が協調的にかつコンカレントに最適設計を行う統合ＬＳＩレイアウト設計手法が開発された１３），１４）．
  结果，仅通过自动设计达到优化，已经很难满足设计者对于性能的要求。这样，设计者和计算机能够协调、同时的进行最优化设计的统一ＬＳＩ式样设计方法就被开发出来了。
• さらに，８０年代後半には１５０００ゲートのＥＣＬＬＳＩ設計に向けて，従来疎結合であったタイミング解析とレイアウト設計を密結合した会話型のコンカレント設計手法が実用化１３），１４）された．
  随后，到了８０年代后半期，针对１５０００闸门的ＥＣＬＬＳＩ设计，将以往的弱耦合的时间解析和图纸设计有机紧密地结合在一起，形成了对话型的同步设计方法，并被应用到了实际中去。
• 我々は，このような状況に対処すべく，ライブラリセルのレイアウト設計の自動化を進めるため，回路のトランジスタ幅の最適化，トランジスタ配置，トランジスタ配線，コンパクション等の最適化システムの開発を行ってきた１），２）．
  我们应该处理这样的状况，为了发展程序库单元的布局设计的自动化，开发了电路的晶体管宽度的最优化、晶体管配置、晶体管布线、压缩等的最优化系统１），２）。
• 本研究ではこれをアーキテクチャ設計，回路設計，レイアウト設計の各々の観点からの工夫により総合的に解決し，低消費電力かつ小面積の多タップ軟判定ＤＭＦ　ＣＭＯＳ　ＬＳＩとして実現した設計事例を示す．
  在本研究中，将根据从体系机构设计，电路设计，布局设计的各个观点上的研究，综合性地解决这个问题，并举出作为低消费电力且小面积的多接头软判定ＤＭＦ　ＣＭ操作系统ＬＳＩ实现的设计事例。
• 特に，レイアウト設計後のタイミング調整にともなう回路変更時の新旧論理の一致検証において，回路変更ごとに部分的なテストデータを作成したり，あるいは長大なテストプログラムを使ってシミュレーションを毎回行うやり方はきわめて非効率である．
  尤其是，伴随着图纸设计后的时间调整，在线路变更时的新旧理论的检验过程中，每次线路变更时，制作各部分的测试数据，以及每次使用庞大的测试系统进行的模型试验等，这些做法效率都极低。
• 論理ゲート，フリップフロップ等の機能を持つセルと呼ばれる回路構成要素をＬＳＩチップ上に配置し，セル端子間の接続情報（ネットの集合）に従いセル間を配線するレイアウト方式の高性能システムＬＳＩの設計において，論理設計とレイアウト設計の段階でタイミング制約を考慮することが不可欠となっている．
  将被称作拥有理论门电路，触发器等机能的单元的电路构成要素配置在ＬＳＩ芯片上，伴随单元端子间的连接情报（网络的集合），在配线单元间的布局方式的高性能系统ＬＳＩ的设计中，在理论设计和版面设计阶段，考虑时机制约是必不可少的。

• レイアウト設計的日语：电路图设计；单图设计