晶体管的日文

• まず，解析に使うトランジスタのばらつきモデルの生成法について５．１節で述べる．
  首先在５．１节，就解析中使用的晶体管的偏差模型生成法进行阐述。
• ＣＭＯＳではＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成される．
  在ＣＭ操作系统中，是由计划维护操作系统晶体管和ＮＭＯＳ操作系统晶体管构成。
• ＣＭＯＳではＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成される．
  在ＣＭ操作系统中，是由计划维护操作系统晶体管和ＮＭＯＳ操作系统晶体管构成。
• まず，トランジスタの配置と完全に対応するような描写におけるＢＤ　Ｄ形状を一意に決定する．
  首先完全与晶体管的配置相应的描写决定唯一的ＢＤＤ形状。
• ＮＯＲ回路については，ＣＭＯＳの方がＳＰＬより少数のトランジスタで実現できる．
  关于ＮＯＲ电路，ＣＭ操作系统比起ＳＰＬ来更能以少数的晶体管实现。
• トランジスタなど電子回路に展開する際，節点解析法が使えないと理解が難しくなる。
  在向晶体管等电子电路拓展时，不使用节点分析法的话，理解将趋于困难。
• ゲートどうしの接続については，ポリシリコンでトランジスタの上下を櫛歯状に配線する．
  关于逻辑元素的连接，使用多结晶硅素在晶体管的上下配线成梳齿状。
• セル内の各トランジスタ列における拡散共有によって，コンパクトな配置が可能となった．
  因为单元内的各个晶体管队列上的扩散共有，所以紧凑的配置成为可能。
• 多列配置方式を採用しているため，トランジスタ列間の配線については，チャネル配線を適用する．
  因为采用多列配置方式，晶体管队列之间的配线适用漕状配线。
• 描写の決定した同一レベルのＢＤＤノードに対応するトランジスタを，水平方向に配置する．
  将描写决定的、同一水平的ＢＤＤ结点相应的晶体管配置在水平方向。