晶体管的日文

• 提案セルはＳＰＬ，およびＣＭＯＳ／パス?トランジスタ混在論理で設計した．
  提案单元在ＳＰＬ、以及ＣＭＯＳ／晶体管路径混合逻辑下设计。
• 図において同一レベルでのノードの相対的な位置がトランジスタの配置と対応する．
  图中处于同一水平的结点的相对位置与晶体管的配置相对应。
• 実験で使用したＭＯＳトランジスタのパラメータのばらつきモデルについて説明する．
  对实验中使用的ＭＯＳ晶体管的参数的偏差模型进行说明。
• その結果，挿入すべきバッファ数が増加し，トランジスタ数の増加が懸念される．
  于是就有可能导致应该插入的缓冲器数量以及晶体管数量的增加。
• トランジスタの意味項は電流増幅率などを加えてより詳細なものにすることもできる．
  我们还添加电流放大系数，使得晶体管的意义项变得更加详细。
• 右辺の意味項はトランジスタＱが能動状態にあることを要求している．
  右边的意义项中要求晶体管Ｑ处于放大状态。
• トランジスタには遮断周波数と耐圧にトレードオフの関係がある。
  晶体管的遮断频率和耐压存在着折衷选择的关系。
• また，同一ノードでの０，１エッジの位置関係が相対的なトランジスタ配置を表す．
  另外处于同一结点的０，１端线的位置关系表示相对的晶体管配置。
• パストランジスタは１ビットのＳＲＡＭの値により制御される．
  通过晶体管是通过１位的ＳＲＡＭ的结果被控制。
• （９）に能動状態のＮＰＮトランジスタの定義を示している．
  （９）表示了放大状态下的ＮＰＮ晶体管的定义。