总线寄存器的英文

• bus register

• "总线"英文翻译    highway; bus; trunk
• "寄存器"英文翻译    register; tell-table; tempor ...
• "拆线寄存器" 英文翻译 :    disconnection register
• "廉线寄存器" 英文翻译 :    pipeline register
• "流水线寄存器" 英文翻译 :    pipeline register
• "延迟线寄存器" 英文翻译 :    delay line register; delay-line register
• "流水线寄存器地址" 英文翻译 :    pipeline register address
• "总线地址寄存器" 英文翻译 :    bus address register
• "总线接口寄存器" 英文翻译 :    bir bus interface register; bus interface register
• "总线输出寄存器" 英文翻译 :    bor bus out register; bus out register
• "控制器总线地址寄存器" 英文翻译 :    controller bus address register
• "总线（体系结构寄存器）数据端口" 英文翻译 :    bd bus configuration register data port
• "总线体系结构寄存器" 英文翻译 :    bcr bus configuration register
• "寄存器" 英文翻译 :    [计算机] register; tell-table; temporary storage 变址寄存器 index register; 进位寄存器 carry storage register; 程序寄存器 programme register; 缓冲寄存器 buffer register
• "寄存器-寄存器操作" 英文翻译 :    register-register operation; register-to-register operation
• "寄存器级, 寄存器水平" 英文翻译 :    register level
• "2位寄存器" 英文翻译 :    shift register
• "b寄存器" 英文翻译 :    b-register
• "r寄存器" 英文翻译 :    r register
• "八位寄存器" 英文翻译 :    eight bit register
• "半分寄存器" 英文翻译 :    halving register
• "保持寄存器" 英文翻译 :    holding register
• "保存寄存器" 英文翻译 :    save register
• "倍长寄存器" 英文翻译 :    double register
• "倍加寄存器" 英文翻译 :    doubling register

• The integrated register based vxibus interface is designed by using the advanced cpld technology . this method simplifies the interface circuit design and improves its reliability . 2
  利用cpld技术自行设计了vxi总线寄存器基集成化接口电路和数据采集控制电路，从而简化了电路的设计，提高了可靠性。
• After analyzing and digesting register - based interface circuit designed by predecessor , this paper designs register - based interface circuit of speed test module and programs instrument
  在分析消化了前人设计的vxi总线寄存器基接口电路的基础上，设计了测速仪模块的寄存器基接口电路，编写了仪器驱动程序。