时序电路造句

• 时序电路设计的验证
• 的焊接电源时序电路设计
• 电位异步时序电路的冒险现象
• 磁悬浮硬盘转子控制系统中时序电路测试技术
• 本文的研究内容正是面向非扫描同步时序电路的并行atpg算法。
• Vlsi系统中大部分是时序电路，时序电路可以用符号化的有限状态机( finite - state - machine ，简称fsm )来模拟。
• 虽然各国学者在数字电路测试生成上已做了大量的工作，时序电路的测试生成仍然是公认的难题。
• 在高速时钟和低速时钟的情况下，系统有不同的时序要求，这就决定了时序电路的复杂性。
• 采用国际标准时序电路iscas ’ 89 (包括addendum ’ 93 )进行了算法验证，取得了优于文献中其它算法的结果。
• Leiserson和saxe于1983年提出了利用重定时优化同步时序电路，并于1991年对重定时优化算法做了全面的总结。
• 本文阐述了基于模拟的自动测试生成方法，以故障模拟器? hope为例分析了整个时序电路自动测试生成过程。
• 并设计了针对同步时序电路的基于单机字级故障并行fs算法的多机故障并行fs算法和基于确定性算法的多机测试码并行fs算法。
• ( 2 )重定时，重定时在保证功能不变的前提下，通过移动时序元件的位置和改变时序元件的个数来优化同步时序电路的速度、面积和功耗。
• 优化的方法大致可分为两类： ( 1 )组合优化方法，即将组合电路的优化方法直接用于时序电路。
• 本文对重定时算法进行了深入研究，目的在于消除同步时序电路的时序冲突，从而缩短集成电路的设计时间。
• 为抑制时序电路中的冗余现象，研究了时序电路的门控时钟技术，并利用t型触发器进行时序电路设计。
• 本文在同步时序电路故障模拟器? hope的基础上，率先对基于蚂蚁算法的时序电路测试矢量生成方法作了系统的开拓性研究。
• 最后重点对电路并行方法进行了研究，提出了一种新的以触发器为核且消除大功能块之间反馈的宽度优先反向搜索同步时序电路划分方法。
• 和基于模拟、测试和演绎推理问题的传统方法相比较,有着许多的优点,也已经成功地实践于检验复杂的时序电路设计和通讯协议。
• 但是由于综合器综合得到的电路网表不一定能达到设计者的设计要求，所以需针对给定的速度要求，对综合得到的时序电路进行速度优化。

• 时序电路的英语：sequence circuit
• 时序电路的日语：シーヶンシャルかいろ じゅんじょかいろ シーヶンスかいろ シーヶンス回路 シーヶンスサーキット ちくじかいろ シーヶンシャル回路