寄生电容造句

• 三维寄生电容边界元计算的半解析积分方法
• 一定要记住：即使是很小的寄生电容，也会对敏感电路产生影响。
• 同时提出了将esd的寄生电容吸收到lna输入匹配网络中的设计方式,并与传统的计算方式做了对比。
• 因此，反相绕组寄生电容对该技术效能的影响在本文中得到了确认。
• 对于本课题组提出的反相共模抑制技术，使用一个简化的等效电路，本文进一步研究了寄生电容在其中的影响。
• D a转换器采用了两组行输出的电阻串结构，能有效地降低寄生电容对转换电压输出的影响。
• 它详细规定了集成电路设计过程和超大规模集成电路电路，包括门阵列，可编程逻辑器件和阵列，寄生电容，及输电线路的延误。
• Soi ( silicononinsulator )器件及集成电路具有泄漏电流小、寄生电容小、功耗小、集成度高、抗辐射能力强等优点。
• 论文的第二部分介绍了soi器件的优点:无latch - up效应，较低的源漏寄生电容以很容易形成浅结等，并对具体的机理作出了相应的解释。
• 回在包括寄生电容的情况下，对双差分对混频器（ gilbertmixer ）的噪声性能做了深入分析，把混频器和低噪放联系在一起，可像低噪放一样，直观的表达混频器的噪声系数。
• 2 .差分开关的控制信号会通过晶体管的寄生电容耦合到输出,从而影响dac的动态性能,设计中通过降低控制信号电压的方法来解决这个问题。
• 新近发展起来的电子封装倒装焊技术，具有封装密度高、信号处理速度快、寄生电容/电感小等优点，是目前最具发展前景的先进封装技术之一。
• 该传感器制作工艺简单，灵敏度高，支撑梁采用u型，减小了刻蚀后的残余应力，用玻璃作为衬底，减小了衬底和硅可动质量块间的寄生电容，且把传感器芯片和用ic裸片制作的接口电路集成在一起，提高了封装密度，减小了传感器系统的噪声，为采用mcm技术制作电容式加速度传感器模块打下了基础。
• 当今的电子系统常常包含着低功耗（意味着阻抗更高） 、高速度（节点寄生电容更小、信号边沿更陡峭、信号频率更高）和高分辨力（噪声容限更小）等电路，因此这个问题尤其应该引起重视。
• 主要内容如下: 1 .分析了微机械陀螺的运动特性、静电驱动特性和在大气下的阻尼特性,分析结果表明,可以运用切向静电力驱动质量块振动,法向静电力对器件特性的影响可以忽略;在计算微结构电容时,电容的边缘效应和寄生电容不可忽略;在器件所受阻尼主要为库埃特流阻尼的情况下,阻尼力系数较小。
• 通过与体硅bjmosfet比较，讨论和分析了soibjmosfet的优点：无闩锁效应、抗软失效能力强、寄生电容大大降低、热载流子效应减弱、减弱了短沟道效应、工艺简单等。
• Soi技术以其独特的材料结构有效地克服了体硅材料的不足，它具有无闭锁效应；漏源寄生电容小；较高的跨导和电流驱动能力；器件结构简单；器件之间距离小；集成度高；抗辐射性能优良等优点。

• 寄生电容的英语：parasite capcitance
• 寄生电容的日语：ストレイキャパシティ パラスチックカパーシタンス ストレイ容量 きせいようりょう ストレイキャパシタンス きせいキャパシタンス ストレイようりょう ひょうゆうようりょう ふゆうようりょう ひょうゆうキャパシタンス スプリアスキャパシタンス
• 寄生电容的俄语：Паразитная ёмкость